Projeto

ESTUDO E IMPLEMENTAÇÃO DE OPERADORES ARITMÉTICOS DE BAIXO CONSUMO EM FPGA

Linha de Pesquisa: PROCESSAMENTO DE SINAIS E PADRÕES
Início: 2004
Coordenação: Eduardo Antonio César da Costa

Descrição:
O projeto tem como foco principal a implementação de arquiteturas dedicadas em FPGA de diferentes operadores aritméticos. O projeto também propõe o estudo de diferentes técnicas de otimização de potência para aplicação nas arquiteturas dos algoritmos propostos. Dentre as principais contribuições do projeto, pode-se destacar a implementação de diferentes arquiteturas de circuitos incluindo a sua exploração arquitetural, considerando aspectos de atraso e consumo de potência, que servem como parâmetro para a escolha da melhor alternativa arquitetural destes circuitos para determinadas aplicações. De acordo com o tema proposto neste projeto de pesquisa, o trabalho aborda os problemas relacionados ao desafio de utilização de técnicas de otimização do consumo de potência em blocos de hardware implementados em FPGA. Levando-se em conta os custos que envolvem um desenvolvimento de hardware na época atual, além da tendência de sempre se ter de alterar o projeto a posteriori por modificação de especificações ou mesmo novas necessidades de projeto, a opção do uso de um FPGA como tecnologia alvo de prototipação para hardware é natural, e vem sendo utilizada por uma série de pesquisadores em todo o mundo. A implementação de operadores aritméticos de baixo consumo em FPGA serve como parâmetro para estabelecimento de uma metodologia de aplicação destes operadores em algoritmos voltados à área de Processamento Digital de Sinais (DSP), que são amplamente empregados em equipamentos eletrônicos portáteis operados por bateria.

Financiamento: FAPERGS
Participantes:
- EDUARDO ANTONIO CÉSAR DA COSTA